在电子系统中电流通过直流或者交流的转换，调节成低压电源轨，供系统中的用电负载使用。而在这样的一个过程中，少不了的身影，它们输入电压范围较宽、效率高、封装小巧，有利于满足严格能效法规的需求，把关低压直流电源轨转换的最后一环。
因此DC-DC降压转换器出现一些明显的异常问题将直接引发无法使用等情况。但造成DC-DC降压转换器故障的原因很多，如开关模式、低压、DC-DC、单相、非隔离、基本降压转换器电路等，那如何排查故障呢？金誉半导体和大家详解一下在设计 DC-DC 降压转换器时可能遇到的九个普遍的问题以及一些可能的原因。
如果您看到太多纹波，电感值可能太低——较高的值会产生较低的纹波，但瞬态响应较慢。
此外，请记住大电感纹波电流意味着更高的峰值电流和更大的电感饱和可能性，尤其是在高温下——以及对FET的更大压力。
其他问题可能是C out太低，只有少数的存储空间来支撑输出；或C out ESR（等效串联电阻）太高，导致C out中的 IR 压降。
首先，问自己这样的一个问题：“启用”引脚是否正确驱动（或上拉）？电源良好输出也一样。
启动失败原因是您看到过大的负载电容（如FPGA）就像短路一样并触发了电流限制。一些芯片具有消隐和软启动功能来解决这一个问题。
将电流限制点设置得尽可能高以避免误报，并与FPGA工程师协商以优化系统级别的电容。
自举电容器需要足够大，以便为高侧FET栅极提供电荷——否则，该 FET 可能没办法完全导通，然后会烧毁电源。与升压引脚串联的电阻可用于调整开启以控制振铃。
测量电源电路效率（尤其是90%以上）并非易事，因为它需要电流测量并且是两个功率量的比率。希望您已经通过电子表格工具描述了每个组件对损耗的贡献，该工具通常会告诉您MOSFET和电感器电阻（“DCR”或直流电阻）是浪费热量的主要来源。
如果您的电路确实关闭但您看到输出端有电压，则它通常来自另一个电源电路。检查到其他活动轨道的非明显路径。
C out ESR 可能是不稳定的原因，因为它在环路响应中引入了零，这使得增益曲线停止下降并开始横向移动，侵蚀或消除增益裕度。如果零频率足够低，则在相位达到 180° 之前增益不会超过零。
较便宜的转换器芯片可能会进行内部补偿以节省外部零件，但请确保您的C输出满足它们稳定的最小和最大C输出ESR 范围。
对于远程V out感测，电源路径欧姆压降有几率会使调节不良，这可能是由于电源轨（单电源转换器输出线）分配给电路板上的太多负载。这就是怎么回事有时会避开使用多轨转换器 IC（“PMIC”）以支持负载旁边的多个转换器。
如果您的电压检测引脚有噪声，请保持该引脚的布局整洁，并确保与检测信号相关的任何电阻器都放置在控制器附近。
另一个问题可能是环路补偿不良。假如没有合适的设备，环路特性很难完全表征。但是，即使您没有网络分析仪，也能够正常的使用阶跃负载并观察瞬态振铃——它会告诉您很多便宜的事情。
此外，在开发过程中，如果设计负载发生明显的变化，补偿通常也必须发生明显的变化。例如，您是否在其设计负载的一半时使用工厂评估模块？你看到了问题。
此外，请确保您使用的上拉电阻足够强：47kΩ 上拉电阻（如 FPGA）不如 10kΩ 好。
以上显而易见：进行故障排除时，重要的是要考虑哪些变量在起作用，并减少可能的故障原因的数量。考虑到这些概念后再去开始排查，能有更加清晰的认知减少试错的可能，同时节省更多的时间。
1.您需要可靠地使系统无法对其进行故障排除。一个自行消失的问题会自行卷土重来。
3.如果电路停止工作，问“发生了什么变化？” 是否有与失败同时发生的事件？
